DLT技術 x 異質芯片堆疊，Ushio電機和Applied Materials聯手開創高精度半導體技術
圖片來源：應用材料公司-光刻設備“數位光刻技術（DLT）
近日，日本的Ushio電機和美國的Applied Materials達成了一項戰略性的合作夥伴協議，將攜手共同投入市場，開發應用於半導體的3D實現和異質芯片堆疊的光刻機。這項合作的核心在於兩公司的分工，其中Applied Materials將主要負責開發，而Ushio電機則負責量產和銷售。
這次合作的光刻機被命名為「Digital Lithography Technology（DLT）」，採用了不使用掩模的直接曝光技術，實現了極高的精度，包括2微米以下的線寬和線間距（L/S，Line and Space）。這一技術被認為是一項重大突破，有望應用在異質芯片堆疊等半導體領域，為產業帶來新的發展機遇。
異質芯片堆疊是一種將不同的半導體芯片整合到一個封裝中的技術，可以在不僅依賴微縮的情況下提高性能。而在芯片間的連接過程中，傳統的投影曝光方式存在著一些困難，例如拼接和使用掩模的問題，而這次的直接曝光技術在應對基板反曲的同時，實現了高精度的製程。
Applied Materials表示，這項合作將有助於應對先進封裝基板未來路線圖的挑戰，特別是隨著人工智慧（AI）的應用，處理高負載和對於玻璃基板等新材料的需求不斷增加。目前，現有先進封裝基板的L/S精度約為2微米左右，但未來大型基板上的芯片模塊將需要更高精度，這正是DLT技術所能提供的。
總的來說，Ushio電機和Applied Materials的這次合作將為半導體製造領域帶來創新和突破，為行業的進一步發展打下堅實的基礎。雙方將聯手致力於實現更高精度，未來可達到1微米以下的技術發展。這也反映了兩家公司在技術領域的強大實力和對未來科技發展的承諾。
參考連結：
1.ウシオと米アプライドが提携、次世代異種チップ集積リソグラフィー装置を開発
近期熱門文章：
1.Silicon Box技術創新：芯片集成技術助力全球大型語言模型與人工智能發展！
2.智原全方位佈局半導體產業：先進製程、封裝領域雙管齊下 https://www.kyopt.com/post/20240119001
3.解鎖3D堆疊晶片：Cadence Integrity 3D-IC 平台搭配flip-chip封裝與WoW 結構